MADAO
2010年9月27日 星期一
Verilog 硬體語言 實作2
6個輸入 1個輸出
成果
2010年9月20日 星期一
Verilog 硬體語言 實作1
https://blogger.googleusercontent.com/img/b/R29vZ2xl/AVvXsEiPNq8Zb-aDtBx0yAuBWbNCfD4k-zrEyokFPqtUV9hHFZlqLaiBiQsvA8KKAlzNH4_0iy-tDUKtu3wQY0jqakMnYKb3z8zlwO8h2GmF0_SsKQqpVcrtSnG3Cu_RzYhJSJNu5aeMT-anjEg/s1600-h/3.ex3-2.JPG
成果 ver1.1
Verilog 硬體語言 試用
Verilog 硬體語言 試用
較新的文章
較舊的文章
首頁
訂閱:
意見 (Atom)