2010年10月25日 星期一

Verilog 硬體語言 實作6 殘念

全加法器

完全不懂

張貼者： 於

沒有留言:

張貼留言

訂閱： 張貼留言 (Atom)