Verilog 硬體語言 實作8 上機考試

Verilog 硬體語言 實作7 上機練習

Verilog 硬體語言 實作6 殘念

全加法器

完全不懂

Verilog 硬體語言 實作5 空白

生病一個禮拜

進度就飛天了

Verilog 硬體語言 實作4 失敗

3對1

未做

4對1

失敗

Verilog 硬體語言 實作3

Hello Windows

Verilog 硬體語言 實作2

6個輸入 1個輸出

成果

Verilog 硬體語言 實作1

https://blogger.googleusercontent.com/img/b/R29vZ2xl/AVvXsEiPNq8Zb-aDtBx0yAuBWbNCfD4k-zrEyokFPqtUV9hHFZlqLaiBiQsvA8KKAlzNH4_0iy-tDUKtu3wQY0jqakMnYKb3z8zlwO8h2GmF0_SsKQqpVcrtSnG3Cu_RzYhJSJNu5aeMT-anjEg/s1600-h/3.ex3-2.JPG


成果 ver1.1

Verilog 硬體語言 試用

Verilog 硬體語言 試用